RAA730502のコンパレータの同相入力電圧範囲

(2)  コンパレータ内蔵高速計装アンプ(コンパレータ部) の同相入力電圧範囲について

V IH   がAV DD  - 2.0と記載(データシート   Rev.1.20 )されていますが、AVDDを3.3Vとした場合も

この値にあるのでしょうか。

宜しくお願いいたします。

Parents
  • わわいです

    そういうことでしょうね

    OPアンプや計装アンプではよくある電圧範囲の制限だったりしますねー

  • こんにちは

    データシートにはAVDD=5Vの時しか書いていませんね。

    3.3Vでもたぶんデータシートの通りと思いますが、ご心配ならルネサスさんに問い合わせてみては如何でしょうか?

  • 私も表の上にAVDDn=5.0Vと書いてあるからの疑問と思いました。1.5入出力回路に等価回路があります。

    最も上にあるP-CHはこの差動増幅段に流す電流を決める定電流源と考えられます。飽和領域に無ければならないのでVdsは一般的に1V以上が必要です。次のソースを共有するP-CHは差動増幅段でVgsは一般的に1Vです。よって、回路が動作するには、AVDDnより定電流源の1Vと差動増幅段の1Vをあわせた2V以上下がっていなければなりません。

    下限はN-CHのカレントミラー回路が動作しなければなりません。よって、Vdsが1V程度必要と予想します。さらに、差動増幅段のVds分とVgs分を差し引いて、入力の下限はAGND+1Vと思うのですが、AGND+0.1Vになってます。

    MOSリニアは勉強不足です。私が何かを間違えたと思います。どなたかよろしくご教授ください。

  • kijoさん

    乱暴に表現するとPchはドレインとは無関係にゲート電圧を低くできますから、仮に端子保護用のクランプダイオード(GND-IN間等)がなければ、GNDよりも低い電圧を入力に入れても大丈夫なんじゃないんでしょうか。
    高い方は入力のPch FETのVthの制約によるかと思います。

    SAIC(スマートアナログ)のデータシートは全体的に言葉足らずで、SAICの対象としているユーザーにとっては使いにくい気がします :-P

  • Kirinさん、ありがとうございます。

    壊れるor壊れないだとGNDよりも低い電圧でも大丈夫だと思います。しかし、リニア回路が動作する必要があります。例えば、入力(P-CHのゲート)に0.5Vを入力した場合にソースは1.5Vぐらいになります。また、飽和領域で動作させないとダメなのでドレインは1V下がった0.5V以下にしなければなりません。N-CHのドレインが0.5Vになるのでカレントミラー回路として動作できないように思えます。

    Vgsとピンチオフ電圧を1Vと予想しているところに誤りがあるようにも思えますが、上限は1Vでつじつまが合います。プロセスやトランジスター設計は進歩してそうなので最新の数字はルネサスさんに聞いてみないとわからないですね。五極管特性が得られる電圧の差がバイポーラの最後の砦だったのでVSS-2V~GND+0.1VがMOSで簡単に実現できてしまうとバイポーラICの今後に大きく影響しそうで気になります。

  • kijoさん

    そうですね。SPICEモデルでも公開されていれば色々分かるんですけど、中身がわからないと何ともいえませんよねー^^;
    私が生まれた時にはもうTTLは絶滅してCMOS全盛期でしたけど、
    トランジスタと違ってCMOSのリニア領域での動作は、いまいち感触が湧きませんね。。。

  • kijoさん、Kirinさん回答ありがとうございます。別件で忙しくなり、返事が遅くなりすみません。

    ルネサスさんに問い合わせてみたいと思います。

Reply
  • kijoさん、Kirinさん回答ありがとうございます。別件で忙しくなり、返事が遅くなりすみません。

    ルネサスさんに問い合わせてみたいと思います。

Children
No Data