R8C/M12でのポート入出力設定について

R8C/M12を趣味で使っております。

今回、ポートの入出力で、想定外の動作をしたので、質問させて頂きます。
条件として、
P1-3ポートは、オープンドレインで外部プルアップ
P1-7ポートは、オープンドレインで外部プルアップ
で、それに合わせてレジスタの設定を行っています。

ここで、

bclr 3\,PD1  ;input-dir
bclr 7\,PD1

bclr 3\,P3 ;out-data-set
bclr 7\,P3

bset 3\,PD1 ;output-dir
bset 7\,PD1
bclr 3\,PD1 ;input-dir
bclr 7\,PD1
bset 3\,PD1
bset 7\,PD1
bclr 3\,PD1
bclr 7\,PD1

と記述した時、P1-3の出力ラッチレジスタの内容が1に
変化している様な動作をします。
(この時、P1-3のポートレベルは1です。)
端子レベル強制読み出しビットは0で変更していません。

P1-7など1ビット単体で変更する際に、変更する以外のビットでは出力レジスタの値でなく、入力レジスタの値が反映される様な気がします。

お手数ですが、ご教示ください。
マニュアルの注意記述など指示頂ければ幸いです。
Parents
  • すとさん

    早急なご回答ありがとうございます。
    入力と出力のレジスタが一緒だと言うことで了解しました。

    混乱した原因は、
    bclr 3\,PD1  ;input-dir
    bclr 3\,P1 ;out-data-set
    bset 3\,PD1 ;output-dir
    bclr 3\,PD1 ;input-dir
    bset 3\,PD1
    bclr 3\,PD1

    とした際に、P1.3はHi-Low出力します。

    ですが、
    bclr 3\,PD1  ;input-dir
    bclr 3\,P1 ;out-data-set
    bclr 7\,P1 ;(btst 7\,P1でも同じ)
    bset 3\,PD1 ;output-dir
    bclr 3\,PD1 ;input-dir
    bset 3\,PD1
    bclr 3\,PD1

    と記述すると、ご教授頂いた通り、P1.3はHi固定になります。

    これから入出力バッファの変更タイミングは、設定レジスタを入力に変更タイミングですぐに変更されるわけで無く、設定レジスタを変更した後に、該当の入出力レジスタをR/Wした時に同時に反映される様です。

    原因が判ってスッキリしました。
    ありがとうございました。
Reply
  • すとさん

    早急なご回答ありがとうございます。
    入力と出力のレジスタが一緒だと言うことで了解しました。

    混乱した原因は、
    bclr 3\,PD1  ;input-dir
    bclr 3\,P1 ;out-data-set
    bset 3\,PD1 ;output-dir
    bclr 3\,PD1 ;input-dir
    bset 3\,PD1
    bclr 3\,PD1

    とした際に、P1.3はHi-Low出力します。

    ですが、
    bclr 3\,PD1  ;input-dir
    bclr 3\,P1 ;out-data-set
    bclr 7\,P1 ;(btst 7\,P1でも同じ)
    bset 3\,PD1 ;output-dir
    bclr 3\,PD1 ;input-dir
    bset 3\,PD1
    bclr 3\,PD1

    と記述すると、ご教授頂いた通り、P1.3はHi固定になります。

    これから入出力バッファの変更タイミングは、設定レジスタを入力に変更タイミングですぐに変更されるわけで無く、設定レジスタを変更した後に、該当の入出力レジスタをR/Wした時に同時に反映される様です。

    原因が判ってスッキリしました。
    ありがとうございました。
Children
No Data