LIN/UARTモジュールの送信割り込み要求

RL78 F13のハードウェアマニュアルにて、LIN/UARTモジュール(UARTモード)の送信割り込みの発生タイミングは

送信開始と、送信完了のどちらかを設定できることになっていますが、それぞれ、具体的にどのタイミングで(たとえば、何ビット目を送信時になど)

割り込みが発生するのかが、どこに記載されているかよく分かりませんでした。(表17-18,図17-23,24を見たのですがよくわかりませんでした)

もし、ご存知の方がいましたら、教えて頂きたく。

 

 

 

Parents
  • わわいです
    一般的に送信割り込みは、送信割り込みと、送信終了割り込みの2種類あります

    ・送信割り込み
    送信レジスタがカラになった時点で発動する割り込みです
    一般的なUARTの動作としては、送信レジスタと、送信シフトレジスタがあって、送信データを送信レジスタにセットしたら、そのデータが送信シフトレジスタに送られ、シリアル変換動作が行われます
    #ダブルバッファというやつですな
    データが送信シフトレジスタに送られた時点で、送信レジスタにはデータが無くなりますんで、この時に送信割り込みが発動します

    ・送信終了割り込み
    すべての送信動作が終了したら発動する割り込みです
    送信レジスタが空で、すべての送信が終了し、最後のストップビットが送出されたら、送信終了割り込みが発動します

    連続したデータ列を送信しようとする場合は、送信割り込みを使えば、前のデータを送信途中に次データを書き込みできるので隙間のない連続送信が可能となりますね
Reply
  • わわいです
    一般的に送信割り込みは、送信割り込みと、送信終了割り込みの2種類あります

    ・送信割り込み
    送信レジスタがカラになった時点で発動する割り込みです
    一般的なUARTの動作としては、送信レジスタと、送信シフトレジスタがあって、送信データを送信レジスタにセットしたら、そのデータが送信シフトレジスタに送られ、シリアル変換動作が行われます
    #ダブルバッファというやつですな
    データが送信シフトレジスタに送られた時点で、送信レジスタにはデータが無くなりますんで、この時に送信割り込みが発動します

    ・送信終了割り込み
    すべての送信動作が終了したら発動する割り込みです
    送信レジスタが空で、すべての送信が終了し、最後のストップビットが送出されたら、送信終了割り込みが発動します

    連続したデータ列を送信しようとする場合は、送信割り込みを使えば、前のデータを送信途中に次データを書き込みできるので隙間のない連続送信が可能となりますね
Children
No Data