初めましてSWRIと申します。
現在、RX651（型番R5F5651EDDFB）144PINを開発中なのですが、P20の入力が正しく読み取れません。
E2Lite（FINEモード）を使用して、PORT2.PIDR.BIT.B0をウォッチしているのですが、２，３秒おきにHIGH⇔LOWを繰り返しているような状況です。
（ウォッチしている値だけでなく、実際の基板動作もそれに追従しています）。
オシロで観測する限り、該当の端子はLOWで安定しています。
データシートでは、
「PORTm.PIDR レジスタを読むと、PORTm.PDR レジスタ、PORTm.PMR レジスタ の値に関係なく端子の状態が読めます」 とのことなのですが、一応、PDRの設定、PDRの設定は一通り試しました。出力側の端子（PORT2.PODR.BIT.B0）は制御しておりません。
基板の電源、GNDは全て確認しました。
上記の内容以外のマイコン動作は、今のところ特に問題無さそうです（開発初期段階なので細かいところは判りませんが、タイマ割り込みは正常に動作します）。
上記の現象（実際の入力と、PIDRの値が乖離する）に思い当たることがあれば、お教えいただけると助かります。
SWRIさん、こんにちは。NoMaYです。＞ モジュールＢだけは６０ＭＨｚが最大でした。 これを１２０ＭＨｚに設定してしまうと、上記の現象が発生するようです。どうも情報ありがとうございました。そういう設定にすると、こういう現象が起きてしまう、のですね。初めて知りました。ハードウェアマニュアルを見直してみたのですけれども、I/Oポートモジュール(という表記が妥当なのかどうかちょっと怪しいですけれども)に関しては、どのクロック系で動作しているか分かり易く明記されているのでは無いなぁ、でも以下の文面からすると、きっとPCLKB系/モジュールB系なのだろうなぁ、という印象がしますね。「表9.1 クロック発生回路の仕様 (1 / 2)…● CPU, DMAC, DTC, コードフラッシュメモリおよびRAMに供給されるシステムクロック(ICLK)の生成● ETHERC (注1), EDMAC, RSPI, SCIi, MTU3, AES (注2), GLCDC (注3), DRW2D (注3)に供給される周辺モジュールクロック(PCLKA)の生成● 周辺モジュールに供給される周辺モジュールクロック(PCLKB)の生成● S12ADに供給される周辺モジュール(アナログ変換用)クロック(PCLKC：ユニット0, PCLKD：ユニット1)の生成…」あと、良いとか悪いとか、そういったことでは無いのですけれども、PCLKBを120MHzに設定出来た、ということは、RXスマートコンフィグレータは御使用になっていないようですね。というのは、RXスマートコンフィグレータの設定GUI画面上からは、その設定は出来ないようになっているから、なのですけれども。ひょっとすると、RX621とかRX631とか、そういったものからの移植案件だから、といったことでしょうかね、、、