アバランシェ破壊に関して

あまり経験の無いパワーMOS FETの故障に関わる事になりました。

私は、MOS FETにおいてアバランシェ降伏前にパンチスルーによるブレークダウンが発生すると思っております。
また、ドレイン・ソース間電圧の絶対最大定格はパンチスルーで決まるとも思ってます。
しかし、ルネサスのパワーMOS FETアプリケーションノート(RJJ05G0003-1000)では、ゲート・ソースを短絡して、ドレイン・ソース間に過電圧をかけるとブレークダウンによりドレイン・ソースに大電流が流れてトランジスタが破壊されることをアバランシェ破壊としています。パワーMOS FETはアバランシェ降伏によってブレークダウンすると読み取れます。アプリケーションノートにはパンチスルーやリーチスルーの言葉も出てきません。

疑問は、パワーMOS FETにおいて、
1.ゲート・ソースを短絡して、ドレイン・ソース間に過電圧をかけた時にパンチスルーは発生せずにアバランシェ降伏するのでしょうか?
2.パンチスルーが発生しないとすれば、パワーMOS FETの絶対最大定格はアバランシェ降伏で決まると考えて良いのでしょうか?

皆様からのご教授をよろしくお願いします。

Parents
  • Kijoさん
    ルネサスのパワーMOS FETは設計と製造が優秀なので、ボディ・ドリフト領域間に逆バイアスが掛かってもパンチスルーやリーチスルーが起きないのではないでしょうか?

    Vdss以下での使用がお勧めですけど、実力ではアバランシェ降伏に至る電圧未満まではOKということでしょうね。

Reply
  • Kijoさん
    ルネサスのパワーMOS FETは設計と製造が優秀なので、ボディ・ドリフト領域間に逆バイアスが掛かってもパンチスルーやリーチスルーが起きないのではないでしょうか?

    Vdss以下での使用がお勧めですけど、実力ではアバランシェ降伏に至る電圧未満まではOKということでしょうね。

Children
  • リカルドさん、kirinさん、ありがとうございます。特に、Kirinさんの「ボディ・ドリフト領域間に逆バイアスが掛かってもパンチスルーやリーチスルーが起きないのではない」は大変ありがたいアドバイスです。

    空乏層がドリフト領域に広がるのも最初は勘違いしてました。電源やモータなどで今後はますます重要になるデバイスなのでキーポイントは各社ともに意図的にアプリケーションノート等から隠されているように感じます。いろいろと検索すとIRのアプリケーションノートがかなり参考になってます。書店でも良さそうな参考書を探してみようと思います。
  • Kijoさん
    お役に立てたようでよかったです。それにしてもキーワードだけで分かってしまうなんて流石です。
    IRのアプリケーションノートだとAN-1084とかですかね。
    今のところパワーMOSを使う機会はありませんけれども、引き出しは多くしておいたほうが良さそうですね^^

  • ボディー領域とか、ドリフト領域の名称も知らなかったので、これで検索して新情報も得られました。