高分解能PWM出力のアルゴリズム

デジタル電源回路制御用のMCUには、高分解能
PWMが必要となります。

　ルネサス製のMCUでは、
　(1) RX62G
　(2) RL78/I1A

の２つが高分解能PWM機能を持った製品と認識
しています。

　それぞれのハードウェアマニュアルを見ましたが

　(1) RX62G
　　　PWMのシステムクロック100MHzに対し、
　　32倍の分解能を実現
　(2) RL78/I1A
　　　PWMのシステムクロック64MHzに対し、
　　16倍の分解能を実現

とあります。
　　
　RL78/I1Aのハードウェアマニュアルには、
高分解能を実現するアルゴリズムとして
『ディザリング』の説明がされていますが、
RX62Gの方にはそれらしき記述はありません。
実現のためのアルゴリズムは同じだと思うの
ですが、両者の詳細がわかるアプリケーション
ノートはありますでしょうか？

　実際にサンプルプログラムの記述をみれば
理解は容易だと思うのですが、ご教示宜しく
お願い致します。

　デジタル電源用MCUでは、dsPIC33が定評
あるようですが、このMCUとの比較で解説いた
だけると有りがたいです。