PLL逓倍率について

お世話になります。

M16C/64　メインクロック6MHzで、動作する製品を開発しています。

現在、以下の設定でPLLクロック12MHzにしてます。

PLL制御レジスタ0（PLC0）

・PLL逓倍率選択ビット(PLC00-02) -> 4逓倍

・基準周波数カウンタ選択ビット (PLC04-05)->2分周

・動作許可ビット-(PLC07)>PLL動作

PLL逓倍率選択ビットを8逓倍に変更して、

PLLクロックを12MHzから24MHzに変更しました。

タイマA0:タイマモード

タイマA1:イベントカウンタモードとして、タイマを使用しているのですが、

各タイマも２倍速くなってしまいました。

PLL逓倍率を速くすると、タイマも比例してしまうのでしょうか？

また、その場合、タイマの設定をどのような対応をしてあげれば

いいのでしょうか？

基本的な質問で、申し訳ございません。

ご教授のほど、お願い致します。